全国2021年10月高等教育自学考试计算机组成原理试题
课程代码:02318
1.请考生按规定用笔将所有试题的答案涂、写在答题纸上。
2.答题前,考生务必将自己的考试课程名称、姓名、准考证号用黑色字迹的签字笔或钢笔填写在答题纸规定的位置上。
选择题部分
注意事项:每小题选出答案后,用2B铅笔把答题纸上对应题目的答案标号涂黑。如需改动,用橡皮擦干净后,再选涂其他答案标号。不能答在试题卷上。
一、单项选择题:本大题共10小题，每小题1分，共10分。在每小题列出的备选项中只有一项是最符合题目要求的，请将其选出。
1.在IEEE754浮点数标准中规定
A.尾数为原码,阶码为补码
B.尾数为原码，阶码为移码
C.尾数为补码，阶码为移码
D.尾数为补码，阶码为补码
2.表示计算机性能的指标CPI是指
A.一条指令执行的时间
B.一条指令执行的时钟频率
C.一条指令执行的时钟周期数
D.一条指令包含的字节数
3.在计算机系统的层次化结构中ISA描述的是
A.系统管理员如何管理计算机的资源
B.应用程序员如何编写应用程序
C.高级语言程序如何翻译成机器语言程序
D.计算机软件如何在硬件上执行
4.设有十六进制数123456H，若字节存储单元地址从小到大表示为从左到右的顺序,采用大端方式存储的各字节存储单元内容排列顺序是
A.12H， 34H, 56H
B.34H， 12H， 56H
C.56H， 34H，12H
D.56H， 12H， 34H
5.指令的操作数在寄存器中的寻址方式是
A.直接寻址
B.寄存器直接寻址
C.寄存器间接寻址
D.间接寻址
6.两个无符号数比较，“大于”的判断条件标志是
A. CF=0
B. CF=1
C. CF=0且ZF=0
D. CF=1且ZF=1
7.总线带宽是指
A.总线中数据线的条数
B.总线中数据线和控制线的条数
C.总线的最大数据传输率
D.总线的最大时钟频率
8. CPU 中的高速缓冲存储器采用的是
A. SRAM
B. DRAM
C. ROM
D. PROM
9.下列各操作中不属 于中断响应周期中完成的操作是
A.关中断
B.保护断点
C.中断源识别
D.中断处理
10.向量中断方式下产生中断服务程序入口地址的方法是
A.由中断源直接给出
B.从中断向量表中获得
C.运行查询程序获得
D.从中断服务程序中获得
非选择题部分
注意事项:用黑色字迹的签字笔或钢笔将答案写在答题纸上,不能答在试题卷上。
二、填空题:本大题共15空，每空1分，共15分。
11. IEEE754 浮点数标准中，规格化尾数的隐藏位取值为______，非规格化尾数的隐藏位取值为
12. MIPS 指令格式中指令长度为____位, 操作码OP长度为____位。
13.微程序控制器中的微程序定序器用来生成微地址,它的实现方法有______法和断定法。
14.六管静态存储单元是利用MOS管构成的_______来存储信息，单管动态存储单元是利用MOS管的______来存储信息。
15.磁盘读写操作包括_____旋转 等待和_____三种操作。
16.常用的DMA方式有CPU停止法、______法和____ 法。
17. cache 行和主存块之间的映射方式有直接映射、______映射和______映射三种方式。
18.按照总线上信息传送的定时方式来分，有___通信、通信和半同步通信三类。
三、名词解释题:本大题共5小题，每小题3分，共15分。
19.中断服务程序
20. I/O 端口
21.存储周期
22.顺序存取存储器
23.寻址方式
四、简答题:本大题共4小题，每小题5分，共20分。
24.在IEEE754标准浮点数的加减运算时，为什么要对结果进行尾数的规格化?分别是在什么情况下需要右归和左归?
25.计算机执行指令时，如何形成下一条指令的地址?
26.指令流水线中的流水线冒险包括哪几种?试分别说明它们产生的原因。
27. I/O 端口的编址方式有哪两种?简述它们]的编址方法和优缺点。
五、计算题:本大题共3小题，每小题6分，共18分。
28.有两个不同的指令序列X1和X2,在时钟频率为1GHz的机器上运行，指令序列中用到的指令类型有A、B、C和D四类。四类指令的CPI和两个指令序列中各类指令条数如题28表所示。试分别计算指令序列X1和X2的CPI、时钟周期数、执行时间。
29.将十进制数-67.34375 转换成IEEE754的32位单精度浮点数的二进制格式，并写出其16进制数格式。注:IEEE754单精度浮点数的计数公式为
，其中符号位s为1位，阶码e为8位，尾数f为23位。
30.用8位二进制补码计算“-120+(-10)” ，结果用补码表示，并指出最后标志位SF、CF、OF和ZF分别是多少?
六、综合题:本大题共2小题，第31小题10分，第32小题12分，共22分。
31.设某计算机的主存地址空间大小为128MB,采用字节编址方式，其cache数据区容量为8KB，采用直接映射方式，块大小为256B。请问:
(1)主存地址有多少位?它被划分成哪几个字段?要求清晰地说明每个字段的含义、位数和在主存地址中的位置。
(2)该cache的总容量(含标记区和数据区)有多少位(bit) ?
32.某计算机字长16位,采用16位定长指令格式，部分数据通路结构如题32图所示。
假设MAR的输出一直处于使能状态。对于指令AND RI, (R2),请回答下列两问。
( 1 )在执行阶段需要多少个节拍?
(2)写出每个节拍的功能和有效控制信号。
注:该指令功能为:R[R1]←R[R1] “逻辑与”M[R[R2]]
